Riepilogo dell'insegnamento: Architettura degli Elaboratori
8 cfu così ripartiti nelle aree:
- 8 CFU nell'area E - Architetture
Sillabo dell'insegnamento
- E - Architetture
-
AA - Architetture Avanzate
Non è stata valorizzata la sottoarea secondo la versione beta
Schema di base di un elaboratore
-
*
AC - Aritmetica dei calcolatori
Non è stata valorizzata la sottoarea secondo la versione beta
Rappresentazione dell'Informazione
-
*
CCS - Circuiti combinatori e sequenziali
Non è stata valorizzata la sottoarea secondo la versione beta
Porte e circuiti logici, rassegne di alcuni circuiti notevoli, macchine a stati finiti
-
GM - Gestione della Memoria
Non è stata valorizzata la sottoarea secondo la versione beta
Memoria e meccanismi di indirizzamento
-
*
ASS - Linguaggio Assembler
Non è stata valorizzata la sottoarea secondo la versione beta
Set di istruzioni dell'architettura MIPS32
-
AA - Architetture Avanzate
Non è stata valorizzata la sottoarea secondo la versione beta
Ciclo fondamentale di funzionamento della cpu, implementazione del percorso dei dati e del controllo per un sottoinsieme elementare di istruzioni
-
GIO - Gestione dell'Input/Output
Non è stata valorizzata la sottoarea secondo la versione beta
Gestione dell'ingresso/uscita (controllo di programma, interruzione, accesso diretto alla memoria
-
GM - Gestione della Memoria
Non è stata valorizzata la sottoarea secondo la versione beta
Gerarchie di memoria: cache e memoria virtuale
Le sottoaree "obbligatorie" sono prefisse da un segno più (+). Le sottoare "suggerite" sono prefisse da un segno asterisco (*).