Sillabo dell'insegnamento

• E - Architetture
* AC - Aritmetica dei calcolatori
Introduzione ai Sistemi Numerici: binari, ottale, esadecimale e tecniche di conversione di base. Complementazione ad r e a (r-1). Codici binari, decimali, con correzione di errore, riflessi. Codici alfanumerici. Logica binaria e sua realizzazione con AND, OR, NOT. Diagrammi temporali.
* AC - Aritmetica dei calcolatori
Algebra booleana: Definizione e Teoremi fondamentali. Precedenza degli operatori, Diagrammi di Venn. Funzioni Booleane. Forme canoniche: Somma di prodotti e Prodotto di somme. Operatori binari. Rappresentazione delle funzioni Booleane con il metodo delle mappe fino a 4 variabili. Minimizzazione delle funzioni anche con l'uso delle condizioni "d'ont care". Metodo tabulare di minimizzazione: Determinazione e scelta dei primi implicanti.
* AC - Aritmetica dei calcolatori
Circuiti Aritmetici fondamentali: Somma binaria: Half Adder, Full Adder, Parallel adder, Look-Ahead Adder. Sottrazione Binaria. Complemento a 10 e a 9, complemento a 2 a ad 1. Sottrazione con numeri scritti in complemento ad 2 e a 1. Somma e sottrazione BCD.
* CCS - Circuiti combinatori e sequenziali
Logica sequenziale: Gated Oscillator. Uso di circuiti CR ed RC per la realizzazione di: Clocks, Impulsi, Ritardi, Duplicatori di Frequenza. Implementazione dei principali Flip Flop (RS, D, T, JK) non clocked e clocked (Latch). Forme d'onda: quadra, impulsi positivi negativi, Definizione di tempi di salita e di discesa. Triggering con il primo o secondo fronte del clock. Flip Flop Master/Slave e Edge Triggering e loro equazione di stato. Circuiti Monostabili retriggerabili e non retriggerabili.
* CCS - Circuiti combinatori e sequenziali
Analisi dei circuiti sequenziali clocked: Tabelle, Diagrammi ed Equazioni di stato. Funzioni di ingresso dei Flip Flop, Progetto di circuiti sequenziali temporizzati, Assegnazione degli stati, Tabella di eccitazione dei Flip Flop: RS, JK, D, T.
* CCS - Circuiti combinatori e sequenziali
Procedure di progetto di un Circuito Sequenziale ed uso delle Tabelle di Eccitazione, Equazioni di stato, Diagrammi temporali. Rivelatori di sequenze Circuiti sequenziali. Registri di tipo latched e non latched, Registri a scorrimento. Circuito di calcolo e check del CRC, Contatori ad anello, contatore Johnson. Contatore Gray con uscite decodificate, Contatori Binari e BCD di tipo ripple e paralleli, Up e Down. Contatori modulo N. Contatori programmabili asincroni e sincroni.
GM - Gestione della Memoria
Memorie statiche RAM e ROM. Funzioni logiche realizzate con l'uso di RAM, PLA, PAL, CPLD, FPGA.Microprogrammazione: Controllore micro programmato per sequenze singole e multiple; Mapping-Prom; Realizzazione hardware di Salti condizionati e non. Sovrapposizione temporale delle operazioni di fetch ed execution: Registro Pipeline. Program counter realizzato con Incrementer+storage Registro. Stack LIFO e Chiamate a Subroutine; Overlapping dei campi di microistruzioni e gestione di loop. Gestione delle periferiche: Status polling e Polled interrupt.
* ASS - Linguaggio Assembler
Linguaggio di programmazione Hardware: VHDL. Livelli di astrazione per la definizione di un progetto: Livello Strutturale, Dataflaw, Behavioral; Linguaggio VHDL per la definizione di circuiti digitali combinatori e Funzione Booleane: AND, NOR, Multiplexer, Decoders, Convertitori di codice, Demultiplexer, Parallel Adder e Parallel Subtractor, ALU, Shifter. Definizione VHDL di Latches e Flip-Flop con e senza abilitazione, sincroni ed asincroni. Definizione VHDL di un circuito sequenziale a partire da un diagramma di stati (macchine di Mealy e di Moore). Definizione VHDL di: Shift Register di tipo PIPO, SIPO, PISO, Universale, Contatori Binari UP, DOWN e UP/DOWN con clear e preset sincroni ed asincroni. Registri di Memoria statica. Sintesi, implementazione hardware, map e Place&Route, simulazione behavioural e Post-Route
* CCS - Circuiti combinatori e sequenziali
Uso del Simulazione PSPICE (student edition) Simulazione di sistemi combinatori e sequenziali Uso del Sintetizzatore Xilinx (ISE WebPACK) Sintesi e Simulazione di sistemi combinatori e sequenziali definite in VHDL.