2010-11
2010-11
Sei collegato come utente non registrato
Riepilogo dell'insegnamento: Reti Logiche ed Architettura dei calcolatori
| Informazioni generali | |||
| Corso di Laurea | Informatica | Percorso | |
|---|---|---|---|
| CFU | 12 | Università | ROMA "Tor Vergata" |
| Ore di didattica frontale per CFU | 8 | Settore Scientifico Disciplinare | INF/01 |
12 cfu così ripartiti nelle aree:
- 12 CFU nell'area E - Architetture
Sillabo dell'insegnamento
- E - Architetture
- *
CCS - Circuiti combinatori e sequenziali
Logica digitale. Fondamenti sul progetto di reti logiche - *
ASS - Linguaggio Assembler
Linguaggio macchina. Linguaggi assemblativi. Architetture avanzate - *
LII - Livello Instruction Set
Istruzioni e linguaggio macchina - *
CCS - Circuiti combinatori e sequenziali
Circuiti sequenziali - *
AC - Aritmetica dei calcolatori
Struttura e funzionamento della CPU - *
LMP - Livello di Microprogrammazione
Il controllo micro-programmato - *
LII - Livello Instruction Set
L'insieme delle istruzioni: caratteristiche, fomati e modalit? di indirizzamento - *
ASS - Linguaggio Assembler
Il linguaggio assembler - *
AC - Aritmetica dei calcolatori
Struttura e funzionamento dell'unita' di controllo - *
AC - Aritmetica dei calcolatori
L'aritmetica dei calcolatori -
GIO - Gestione dell'Input/Output
Ingresso/uscita: modalit? e dispositivi - *
LMP - Livello di Microprogrammazione
Microprogramma. L'interfaccia tra processori e periferiche
(*) Le sottoaree con asterisco sono quelle che il GRIN ritiene essenziali
